|
Il discorso degli oscillatori è piuttosto complicato e non è detto che non mi sbagli.
Ma guardando a pag.26 del datasheet (la fig.2.1) si vede che il PLL genera 96Mhz obbligatoriamente con un input di 4 Mhz (fornito o con un quarzo da 4Mhz o con multipli e settando poi il PLL prescaler).
Da qui passa in due direzioni: obbligatoriamente attraverso un divisore per 2 per la parte USB e attraverso un PLL Postscaler (CPUDIV) che divide minimo per 2 il clock.
__________________
....... |